La Trinakria.it
  Segnala errore sito
Glossario informatico
 
 
concurrent PCI
PCI simultaneo
Una funzione tipica del chipset Intel 430HX e VX che consente di avere bus PCI e ISA paralleli che lavorano simultaneamente sulla stessa macchina e in parallelo al bus di CPU (quello della memoria). Questo può essere utile ad esempio per tenere in funzione contemporaneamente la scheda audio (ISA) e la scheda video (PCI) e ottenere il massimo delle prestazioni possibili nelle applicazioni multimediali. L'implementazione del concurrent PCI nei chipset Intel permette una più efficiente gestione della CPU e consente transazioni simultanee sui bus PCI e ISA così da rendere le presentazioni più veloce e scorrevole l'interazione tra una scheda audio (tipicamente ISA) e la scheda video (ormai tutte PCI). Concurrent PCI implementa quattro meccanismi per incrementare le prestazioni: Timer multi-transazione (MTT). Permette alle schede PCI bus-master di tenere occupato il bus PCI ed eseguire brevi trasferimenti dei dati a raffica (burst) senza necessità di riarbitraggio per il bus. Ciò dovrebbe favorire la gestione del video. Rilascio passivo. Permettendo un accesso alternato (interleaved) al bus da parte della CPU e dei master PCI, il PC può continuare le transazioni anche quando una transazione ISA occupa il bus. Ciò dovrebbe permettere alle schede audio di utilizzare meno risorse di sistema durante l'esecuzione delle sequenze video. Transazione PCI ritardata. Quando una transazione da PCI a ISA è trattenuta nel chipset, i bus master sono allora liberi di usare il bus PCI e la transazione ISA viene completata in un momento successivo. Ciò consente di utilizzare in maniera più efficiente entrambi i bus e dovrebbe fornire una riproduzione video più fluida. Velocità di scrittura accresciuta. La velocità di scrittura dei chipset 430HX e VX sono migliori di quelle dei predecessori per via dell'impiego di buffer più profondi, di write merging (scrittura combinata) e di un rapido retire su DRAM (trasferimento dei risultati definitivi). A causa dei buffer di dimensioni maggiori, i cicli di scrittura avranno un minor impatto sulle prestazioni del sistema. Il write merging accumula cicli di byte, word, e Dword e li combina in una singola scrittura alla DRAM.

 Indietro